


El Trabajo Práctico de Laboratorio deberá ser entregado para su evaluación y revisión.

Deberá presentar:

1. Diagrama esquemático del circuito implementado. Detalle los nombres de los bloques, las entradas y salidas, y las señales involucradas. Estos nombres deben coincidir con los usados en la codificación VHDL. El diagrama puede ser hecho a mano alzada y digitalizado, en cualquier software de dibujo o diseño.
2. Los códigos de todos los bloques nuevos que haya agregado al circuito, con su rotulado correspondiente. Únicamente los archivos *.vhd* nuevos que se hayan creado.
3. Capturas de la verificación comportamental del circuito en la simulación, tanto del diagrama de tiempos como la información relevante de la consola. Realizar los casos mínimos solicitados para el *testbench* y todos aquellos que considere necesarios para tener certeza del correcto funcionamiento.

Se quiere reutilizar la ALU que hemos diseñado en el Laboratorio 1 y, mediante una lógica de control apropiada, conectarla a un banco de registros. De esta forma, será posible seleccionar valores almacenados en los registros, enviarlos a la ALU, obtener el resultado de una operación dada, y escribir el mismo en otro registro, para su reutilización posterior.

En el siguiente esquemático, se muestra una arquitectura que cumple con esta función.



La arquitectura propuesta contiene los siguientes bloques:

- **Arbitered RAM:** esta es una memoria RAM de 4 registros (MEM_DEPTH), con 5 bits por registro (MEM_WIDTH).
- **ALU + FSM (ToDo):** este bloque contiene una instancia de la ALU trabajada en el Laboratorio 1, y una FSM para controlar sus entradas y salidas. Al accionar *op_en*, la ALU computará la operación seleccionada, utilizando los valores de los registros que se seleccionan mediante las direcciones *addr0* y *addr1*, y almacenará el resultado en la dirección *addr_res*.
- **SSEG Arbiter:** este bloque controla el acceso compartido al display de 7 segmentos, ya sea para mostrar el resultado de la operación PEEK, o bien el resultado del cálculo de la ALU.
- **SSEG Controller:** lógica de control para el display de 7 segmentos.

En los archivos adjuntos, se provee un top, *alu_fsm_top.vhd*, donde ya se encuentran casi todos los módulos instanciados junto con sus conexiones. Se solicita codificar y conectar un módulo denominado *alu_fsm*, que deberá contener:

- Una instancia de la ALU del Laboratorio 1, configurada de tal forma que acepte entradas de 5 bits, y genere salidas de 6 bits.
- Una FSMD que controlará la operación de la ALU. La misma deberá:
 - Iniciar sus operaciones al detectar el pulso op_en.
 - Leer secuencialmente de la RAM los dos operandos necesarios para la operación (mediante la interfaz ALU read).
 - Una vez obtenido el resultado, verificar que el mismo no sea erróneo (salida error de la ALU) y que pueda representarse en 5 bits SIGMAG, sin overflow.
 - Si la condición se cumple, adaptarlo a 5 bits SIGMAG, y enviarlo por la interfaz ALU write, en la dirección especificada para el resultado.
 - En caso contrario, levantar una señal de error (conectada a error_out), que deberá limpiarse solamente cuando se inicia una nueva operación.

Para el testbench, tener en cuenta que se debe instanciar alu_fsm_top fijando el genérico SIM_ONLY = '1'.

Tabla de operación

Switches

SW #	7	6	5	4	3	2	1	0
peek							peek_addr	
poke		poke_data					poke_addr	
op	op_sel		op_addr1		op_addr0		op_addrres	

Botones

poke_en (0)	peek_en (1)
op_en (2)	sys_rst (3)